Тест 4. Замыкая ООС измеряем ток потребления ОУ в зависимости от номинального напряжения питания (27,5-32,5 В). С полученными по измерению относительных линейных размеров значениями R12 и R15 - ток модели занижен, выходной каскад "голодает". Много раз рассматривал фото, но не нашёл поводов пересчитать сопротивления или ввести в них нелинейности. Разброс отношений сопротивлений внутри кристалла заведомо невелик, б
ольшие разбросы возможны между разными сторонами пластины, разными пластинами и партиями пластин. В итоге - увеличиваю R12 и R15 до примерного соответствия тока потребления. R12 - ток покоя выхода, R15 - соотношение токов между Q19 и Q20.
Тест 6. При замкнутой ООС выставляем разные напряжения на выходе (-10, 0 и 10 В) и измеряем изменения тока покоя. По результатам - определяем подверженность транзисторов эффекту Эрли. Зависимость путанная, но Vaf подогнались с довольно высокой точностью.
Тест 5 - неудачная попытка определения Vaf n-p-n транзисторов.
По хорошему - надо прогнать все симуляции ещё раз, используя как начальные параметры моделей транзисторов - данные шестого теста. Т.е. уточнить в первом тесте Rsq и NPN_Is_base при уточнённом Vaf и так далее. Кто желает потренироваться?
Емкости транзисторов - оставляю на усмотрение сообщества. Alan Bins пару месяцев назад спрашивал моё мнение о ёмкостях JFET'ов. Сошлись, ЕМНИП, на "единицы пФ". 5 пФ - например.
Архив с моделями, в них - развёрнутые комментарии.
Как вариант - можно изъмечтать ещё какие-нибудь тесты:
- с запиранием полевиков (выводы 2 и 3 положительнее вывода 7) и подачей тока между выводом 5 (плюс) и 7 (минус) и измерением падения напряжения на участке Q26eb -
R12 - Q15bc - Q18bc;
- с запиранием полевиков и подачей тока между выводом 4 (плюс) и 7 (минус) и измерением падения напряжения на участке
R15 - Q19cb -
R12 - Q15bc - Q18bc.
P.S. Утечки на подложку в p-n-p транзисторах не симулирую, т.к. где-то видел, что этот ОУ выполнен с диэлектрической изоляцией компонентов (хотя и не всех) и соединение подложки с выводом 4 нигде не просматривается.